(19)日本国特許庁 (JP)

## (12) 公開特許公報(A)

(11)特許出願公開番号

# 特開平5-206818

(43)公開日 平成5年(1993)8月13日

(51)Int.Cl.<sup>5</sup>

識別配号

庁内整理番号

FΙ

技術表示箇所

H 0 3 K 17/693

A 8221-5 J

審査請求 未請求 請求項の数1(全 7 頁)

(21)出願番号

特願平4-13171

(22)出願日

平成 4年(1992) 1月28日

(71)出願人 000006013

三菱電機株式会社

東京都千代田区丸の内二丁目 2番 3号

(72)発明者 伊山 義忠

鐵倉市大船五丁目1番1号 三菱電機株式

会社電子システム研究所内

(72)発明者 下沢 充弘

鎖倉市大船五丁目1番1号 三菱電機株式

会社電子システム研究所内

(72)発明者 伊東 健治

鎌倉市大船五丁目1番1号 三菱電機株式

会社電子システム研究所内


(74)代理人 弁理士 髙田 守

最終頁に続く

## (54) 【発明の名称】 半導体スイッチ

#### (57)【要約】

【目的】 低損失かつ高耐電力の半導体スイッチを得る。



- 8 以一のハイブリッド回路
- 9 以二のハイブリッド回路
- 10 なーのハイブリッド問路のは一の入出力以子
- 11 以三のインダクタ
- 12 は二のハイブリッド回島のは一の入出力は子
- 13 ほ三のなお物以トランジスタ
- 14 年四の収容効品トランジスタ
- 15 第一のハイブリッド回路のな二の入出力粒子
- 16 5四のインダクタ
- 17 な二のヘイブリッド回覧のは二の入出力均子
- 18 以五のな存物以トランジスタ
- 19 日大の世界効以トランジスタ
- 20 第二のハイブリッド四路の以三の入出力以子
- 21 符章板数
- 22 以一のハイブリッド回路の以三の入出力以子
- 23 第二のハイブリッド回筒の第四の入出力均子
- 24 第一のハイブリッド日前の第四の入出力ロ子

#### 【特許請求の範囲】

【請求項1】 第一のハイブリッド回路と、上記第一のハイブリッド回路の一方の一対の入出力端子のそれぞれに入力端が接続され、ゲート電極以外の一電極を接地した電界効果トランジスタとインダクタから成り、上記電界効果トランジスタのゲート電極にバイアス電極にバイアス手段を備え、上記電界効果トランジスタのゲート電をボイアスを強したインピーダンスとするバイアス状態で上記一対の入出力端子をそれぞれ接地一ス状態で見るが、イアス状態で表別、というで使用があるが、大記電界が果トランジスタのドレイン・使用用のイアス状態で見ると、大記電界が果トランジスタのドレイン・使用用ののよいであると、一方の一対の入出のいると、一方の一対の入出のいると、一方の一対の入出のいると、一方の一対の入出のいると、一方の一対の入出のいると、一方の一対の人は、大記第一の回路の出力端と第二のハイブリッド回路とを備えたことを特徴とする半導体スイッチ。

#### 【発明の詳細な説明】

#### [0001]

【産業上の利用分野】この発明は、電気信号の経路を切り換える半導体スイッチに関するものである。

#### [0002]

【従来の技術】図7は、たとえばW. V. MCLEVI GE et. al, "Resonated GaAs FET Devices for Microwave Switching" IEEE ED, vol. ED -28, NO. 2, Feb. 1981 PP. 198-204に示された、マイクロ波帯で使用される従来の半 導体スイッチの構成の一例を示す等価回路図である。図 において、第一の入出力端子1には、第一の電界効果ト ランジスタ2のドレインと第二の電界効果トランジスタ 30 3のドレインとがそれぞれ接続されている。第一の電界 効果トランジスタ2のソースには第二の入出力端子4が 接続されており、また、第二の電界効果トランジスタ3 のソースには第三の入出力端子5が接続されている。さ ちに、第一の電界効果トランジスタ2のドレインとソー スとは、第一のインダクタ6で接続され、第二の電界効 果トランジスタ3のドレインとソースとは、第二のイン ダクタ7で接続されている。第一の電界効果トランジス タ2のゲート、および、第二の電界効果トランジスタ3 のゲートには外部よりバイアスが印加されるが、ここで 40 はそのためのバイアス回路等は図示を省略している。

【0003】次に動作について説明する。この動作説明では、まず、第一の入出力端子1から低電力のマイクロ波が入射した場合について説明し、ついで、数W程度の比較的電力レベルの高いマイクロ波が入射した場合について説明し、この場合に生じる問題について言及する。ここでは、簡単のため、第一の電界効果トランジスタ2 および第二の電界効果トランジスタ3は同一とし、また、第一のインダクタ6 および第二のインダクタ7 も同した場合について示している。図8、図9は動作を

説明するための等価回路図であり、まず、第一の入出力 端子1から低電力のマイクロ波が入射して第二の入出力 端子4へ伝搬していく場合を考える。この場合の等価回 路図を図8に示す。このとき、第一の電界効果トランジ スタ2のゲートを接地電位の0Vにする。同時に、第二 の電界効果トランジスタ3のゲートにはピンチオフ電圧 V p より低い負のバイアス電圧 V b i a s を印加する。 このバイアス状態で、第一の電界効果トランジスタ2の ドレイン・ソース間は低インピーダンスとなり、等価的 にR1で示した抵抗で表される。一方、第二の電界効果 トランジスタ3のドレイン・ソース間は比較的に高イン ピーダンスとなり、等価的にC1で示したキャパシタで 表される。所用周波数においてキャパシタC1と第二の インダクタ7とが並列共振するようにしてそれぞれの素 子を選べば、この並列共振回路はC1単独の場合よりい っそうの高インピーダンスを呈して電波を遮断する。し たがって、第一の入出力端子1から入射したマイクロ波 は第一の電界効果トランジスタ2を通過し、第二の入出 力端子4へ現れる。

20 【0004】ついで、第一の電界効果トランジスタ2と 第二の電界効果トランジスタ3のゲートに加えられるバイアス電圧を逆にすると、等価回路は図9で表される。 各電界効果トランジスタはそれぞれ上記の図8に示した 場合と逆のインピーダンスを呈するので、第一の入出力 端子1から入射したマイクロ波が、第三の入出力端子5 へ現れる。すなわち、第一の電界効果トランジスタ2と 第二の電界効果トランジスタ3のゲートバイアス電圧を 0V、Vbiasとし、交互に切り換えることにより、マイクロ波の経路を切り換えるスイッチとして動作す 30 る。

【0005】次に、大電力レベルのマイクロ波が第一の入出力端子1へ入射する場合を考える。このとき、一方の電界効果トランジスタは低インピーダンス、他方の電界効果トランジスタは高インピーダンスを呈すのドレーダンスを呈すのドレーダンスを電界効果トランジスタのドレークがかなでは、電界効果トランジスタが破損するというが出来を当り、公、以りiasを一5V、入力電力を3Wとすると、ゲート・ソース電極間に加わる電圧は最大13.5Vとなる。この電圧は、ゲートバイア電圧の投資というとなる。この電圧は、ゲートバイア電圧の投資によりとなる。この電圧は、ゲートがイアス電極間に加わる電圧は最大13.5Vとなる。この電圧は、ゲートがイア、電圧の投資においては、アリース電極間の抵抗R1を小さくとなるドレイン・ソース電極間の抵抗R1を小さくスタにおいては、容易に実現できる値ではない。

#### [0006]

ここでは、簡単のため、第一の電界効果トランジスタ2 【発明が解決しようとする課題】従来の半導体スイッチ および第二の電界効果トランジスタ3は同一とし、ま た、第一のインダクタ6および第二のインダクタ7も同 一とした場合について示している。図8、図9は動作を 50 の高い電界効果トランジスタが必要となるが、このよう

な電界効果トランジスタが容易に得られないため、低損 失かつ高耐電力の半導体スイッチの実現が困難であっ

【0007】この発明は上記のような問題点を解決する ためになされたもので、低損失かつ高耐電力の半導体ス イッチを得ることを目的とする。

#### [0008]

【課題を解決するための手段】上記目的を達成するため に、この発明に係る半導体スイッチは、第一のハイブリ の入出力端子のそれぞれに入力端が接続され、ゲート電 極以外の一電極を接地した電界効果トランジスタとイン ダクタから成り、上記電界効果トランジスタのゲート電 極にバイアス電圧を印加するバイアス手段を備え、上記 電界効果トランジスタのドレイン・ソース電極間を低イ ンピーダンスとするバイアス状態で上記一対の入出力端 子をそれぞれ接地状態とし、上記電界効果トランジスタ のドレイン・ソース電極間を高インピーダンスとするバ イアス状態で使用周波数を通過させるフィルタを形成す るよう構成した第一の回路および第二の回路と、一方の 一対の入出力端子がそれぞれ上記第一の回路の出力端と 第二の回路の出力端に接続された第二のハイブリッド回 路とを備えたものである。

#### [0009]

【作用】上記のように構成された半導体スイッチにおい ては、第一のハイブリッド回路より低電力レベルの電気 信号が入力された場合、第一のハイブリッド回路と第二 のハイプリッド回路の間に設けた第一の回路および第二 の回路の電界効果トランジスタのドレイン・ソース電極 間を高インピーダンスとするバイアス状態とすると、電 界効果トランジスタが等価的に呈するキャパシタとイン ダクタとで、使用周波数を通過させるフィルタを形成す るよう構成しているので、電気信号は第二のハイブリッ ド回路側に通過して出力され、第一のハイブリッド回路 側には現れない。次に、数Wの高電力の電気信号が同様 にして第一のハイブリッド回路より入力された場合は、 上記の電界効果トランジスタのドレイン・ソース電極間 を低インピーダンスとするバイアス状態で第一のハイブ リッド回路の一方の一対の入出力端子をそれぞれ接地状 態とすると、電界効果トランジスタに印加されるRF電 圧が低く、電界効果トランジスタの耐圧が小さくとも数 Wの電力を扱うことができる。この場合には、入力され た電気信号は第一のハイブリッド回路側に反射されて出 力され、第二のハイブリッド回路側には現れない。

## [0010]

#### 【実施例】実施例1

図1はこの発明の一実施例を示す回路構成図である。結 合線路形90度ハイブリッド等の第一のハイブリッド回 路8と第二のハイブリッド回路9とを用い、第一のハイ ブリッド回路8の第一の入出力端子10が第三のインダ 50 ダクタ16を通過して第二のハイブリッド回路9の第二

クタ11を介して、第二のハイブリッド回路9の第一の 入出力端子12に接続されている。第三のインダクタ1 1の両端には、ソースを接地した第三の電界効果トラン ジスタ13、第四の電界効果トランジスタ14のドレイ ンが接続されている。一方、同様にして、第一のハイブ リッド回路8の第二の入出力端子15が第四のインダク タ16を介して、第二のハイブリッド回路9の第二の入 出力端子17に接続されている。第四のインダクタ16 の両端には、ソースを接地した第五の電界効果トランジ ッド回路と、上記第一のハイブリッド回路の一方の一対 10 スタ18、第六の電界効果トランジスタ19のドレイン が接続されている。また、第二のハイブリッド回路9の 第三の入出力端子20には、一端を接地された終端抵抗 21が接続されている。さらに、上記4個の電界効果ト ランジスタのゲートにはパイアス回路(図示せず)を介 してバイアスを印加する構成である。

> 【0011】次に動作について説明する。図2、図3は 動作を説明するための等価回路図である。ここでは、簡 単のため、第三、第四、第五、第六の4つの電界効果ト ランジスタ13、14、18、19はすべて同一とし、 20 また、第三、第四のインダクタ11、16も同一として いる。従来例における電界効果トランジスタの動作の説 明と同様に、電界効果トランジスタのゲートに印加する バイアス電圧をOVとピンチオフ電圧とに切り替えるこ とにより、電界効果トランジスタのドレイン、ソース間 を抵抗とキャパシタとに切り替えることができる。ここ では、この抵抗、キャパシタをそれぞれRa、Caと妻 している。以下に述べる動作説明では、まず、低電力の マイクロ波が入力される場合について説明し、ついで、 数W程度の比較的電力レベルの高いマイクロ波が入力さ れる場合について説明する。

> 【0012】図2は低電力のマイクロ波が入力される場 合の動作を説明するための等価回路図である。電界効果 トランジスタのゲートにはピンチオフ電圧を印加して、 ドレイン、ソース間を等価的にキャパシタCaとしてい る。このキャパシタCaおよび第三のインダクタ11、 第四のインダクタ16により、所要周波数を通過帯域と するπ形の低域通過形フィルタがそれぞれ構成されてい る。第一のハイブリッド回路8の第三の入出力端子22 より入射したマイクロ波は、第一のハイブリッド回路8 40 の第一の入出力端子10および第二の入出力端子15に 現れる。第一のハイブリッド回路8の第一の入出力端子 10に現れたマイクロ波は、等価的なキャパシタCaを 呈する第三の電界効果トランジスタ13、第四の電界効 果トランジスタ14と第三のインダクタ11を通過して 第二のハイブリッド回路9の第一の入出力端子12に入 力される。一方、同様にして、第一のハイブリッド回路 8の第二の入出力端子15に現れたマイクロ波は、等価 的なキャパシタC a を呈する第五の電界効果トランジス タ18、第六の電界効果トランジスタ19と第四のイン

5

の入出力端子17に入力される。このようにして第二のハイブリッド回路9に入射した上記2つのマイクロ次は、合成されて第二のハイブリッド回路9の第四の入出力端子23に出力として現れる。この場合に、各電界効果トランジスタは比較的高インピーダンスを呈する状態となっているが、電力レベルが低いことから、ゲなくを重けないの電圧以上の電圧が加わることがなく、電界効果トランジスタが破損する問題はない。また、電界効果トランジスタが破損する問題はない。また、電のなキャパシタCaを低域通過形フィルタの一部できるのなお、広帯域に電波を伝送することができる。なお、第二のハイブリッド回路9に入射した上記2つのマイクロ波のアンパランス成分は、第二のハイブリッド回路9の第三の入出力端子20に現れて終端抵抗21で吸収される。

【0013】図3は高電力のマイクロ波が入力される場 合の動作を説明するための等価回路図である。電界効果 トランジスタのゲートに印加する電圧をOVとして、ド レイン、ソース間を等価的に抵抗Raとしている。抵抗 Raの抵抗値は数Q以下にでき、スイッチの電源インピ ーダンス、負荷インピーダンスとして通常選ばれる50 Qに比べて小さくできる。低電力のマイクロ波が入力さ れる場合と同じく第一のハイブリッド回路8の第三の入 出力端子22より入力されたマイクロ波は、第一のハイ ブリッド回路8の第一の入出力端子10および第二の入 出力端子15に現れる。ここで、この第一のハイブリッ ド回路8の第一の入出力端子10および第二の入出力端 子15は、抵抗Raを呈する第三の電界効果トランジス タ13、第五の電界効果トランジスタ18によりそれぞ れほぼ短絡とされている。このため、上記の第一のハイ ブリッド回路8の第一の入出力端子10および第二の入 30 出力端子15に現れた2つのマイクロ波は、反射され、 合成されて第一のハイブリッド回路8の第四の入出力端 子24に出力として現れる。この際、第一のハイブリッ ド回路8と第二のハイブリッド回路9との間は、それぞ れ2つの低抵抗の抵抗Raによって二重に遮断されてい るため、第二のハイブリッド回路9の第三の入出力端子 20および第四の入出力端子23にはマイクロ波が現れ ない。

#### 【0014】実施例2

図4に、この発明による半導体スイッチを送受切換スイ 40 ッチとして使用した例を示す。電界効果トランジスタ1 3,14,18,19への印加バイアスを0 V とした状態において、送信機25からの出力は高出力増幅器26で増幅されてアンテナ27より送信される。一方、電界効果トランジスタ13,14,18,19への印加バイアスをピンチオフ電圧とした状態において、アンテナ27よりの受信波が低雑音増幅器28で増幅されて受信機29で受信される。このような構成および動作の結果、送信時に第二のハイブリッド回路9の第一の入出力端子12および第二の入出力端子17に漏洩してきた電波の 50

合成出力は、第二のハイブリッド回路9の第四の入出力端子23には現れず、第二のハイブリッド回路9の第三の入出力端子20に現れて終端抵抗21で吸収される。したがって、この発明によるスイッチを用いたこの構成によれば、電力の大きい送信波が低雑音増幅器28に入射することによる低雑音増幅器28の損傷や不要波の発生あるいは受信機29の飽和等の問題が解消できる。同時に、従来この様な用途のために用いられていたリミッタ回路等が不要となる。

#### 10 【0015】実施例3

なお、上記実施例では、π形の低域通過形フィルタが構成される場合について述べたが、この発明はこれに限らず、図5に示すように、第七、第八の電界効果トランジスタ30、31および第五、第六、第七、第八のインダクタ32、33、34、35を用い、T形の低域通過形フィルタを構成するようにしても良い。この構成により、少ない電界効果トランジスタでスイッチを構成により、少ない電界効果トランジスタでスイッチを構成により、少ない電界効果トランジスタでスイッチを構成にである。さらに、第一の回路としてπ形の低域通過形フィルタを用いるなど、混成で構成しても良い。また、上記実施例では、低域通過形フィルタが構成される場合では、低域通過形フィルタが構成される場合では、近域通過形フィルタが構成される場合でででは、この発明はこれに限らず、使用周波を通過では、この発明はこれに限らず、使用周波を通過では、この発明はこれに限らず、使用周波を構成しても良い。

### 【0016】実施例4

なお、上記実施例では、使用周波数を通過させるフィル タがそれぞれインダクタ、電界効果トランジスタあわせ て3つの素子で構成される場合について述べた。しか し、この発明はこれに限らず、図6に示すように、第 九、第十、第十一、第十二、第十三、第十四、第十五、 第十六の電界効果トランジスタ36、37、38、3 9、40、41、42、43、および第九、第十、第十 一、第十二、第十三、第十四のインダクタ44、45、 46、47、48、49を用い、多段の低域通過形フィ ルタを構成するようにしても良い。この構成により、い っそうの広帯域化が可能である。また、第九、第十三の 電界効果トランジスタ36、40として、印加パイアス O Vにおける抵抗値の非常に小さいものを使用し、か つ、低域通過形フィルタの特性インピーダンスが第一の 40 ハイブリッド回路8側から第二のハイブリッド回路9側 に向かって段階的に大きくなるようにして各電界効果ト ランジスタおよびインダクタを選ぶことにより、低電力 のマイクロ波入射時の損失をほとんど変化させることな く、大電力のマイクロ波入射時の損失を非常に小さくす ることができる。

#### [0017]

【発明の効果】以上のようにこの発明によれば、低損失かつ高耐電力の半導体スイッチを得られる効果がある。

#### 【図面の簡単な説明】

【図1】この発明の実施例1の回路構成図である。

【図2】この発明の実施例1の動作説明のための等価回 路図である。

【図3】この発明の実施例1の動作説明のための等価回 路図である。

【図4】この発明の実施例2の送受切換スイッチの回路 構成図である。

【図5】この発明の実施例3の回路構成図である。

【図6】この発明の実施例4の回路構成図である。

【図7】従来の半導体スイッチの回路構成図である。

【図8】従来の半導体スイッチの動作説明のための等価 10 28 低雑音増幅器 回路図である。

【図9】従来の半導体スイッチの動作説明のための等価 回路図である。


#### 【符号の説明】

- 1 第一の入出力端子1
- 2 第一の電界効果トランジスタ
- 3 第二の電界効果トランジスタ
- 4 第二の入出力端子
- 5 第三の入出力端子
- 6 第一のインダクタ
- 7 第二のインダクタ
- 8 第一のハイブリッド回路
- 9 第二のハイブリッド回路
- 10 第一のハイブリッド回路の第一の入出力端子
- 11 第三のインダクタ
- 12 第二のハイブリッド回路の第一の入出力端子
- 13 第三の電界効果トランジスタ
- 14 第四の電界効果トランジスタ
- 15 第一のハイブリッド回路の第二の入出力端子
- 16 第四のインダクタ
- 17 第二のハイブリッド回路の第二の入出力端子
- 18 第五の電界効果トランジスタ


- 19 第六の電界効果トランジスタ
- 20 第二のハイブリッド回路の第三の入出力端子
- 21 終端抵抗
- 22 第一のハイブリッド回路の第三の入出力端子
- 23 第二のハイブリッド回路の第四の入出力端子
- 24 第一のハイブリッド回路の第四の入出力端子
- 25 送信機
- 26 高出力增幅器
- 27 アンテナ
- - 29 受信機
  - 30 第七の電界効果トランジスタ
  - 31 第八の電界効果トランジスタ
  - 32 第五のインダクタ
  - 33 第六のインダクタ
  - 34 第七のインダクタ
  - 35 第八のインダクタ
  - 36 第九の電界効果トランジスタ
  - 37 第十の電界効果トランジスタ
- 20 38 第十一の電界効果トランジスタ
  - 39 第十二の電界効果トランジスタ
  - 40 第十三の電界効果トランジスタ
  - 41 第十四の電界効果トランジスタ
  - 42 第十五の電界効果トランジスタ 43 第十六の電界効果トランジスタ

  - 44 第九のインダクタ 45 第十のインダクタ
  - 46 第十一のインダクタ
  - 47 第十二のインダクタ
- 30 48 第十三のインダクタ
  - 49 第十四のインダクタ

【図2】




[図3]




【図1】






- 8 第一のハイブリッド回路
- 9 第二のハイブリッド回路
- 10 第一のハイブリッド回路の第一の入出力増子
- 11 第三のインダクタ
- 12 第二のハイブリッド回路の第一の入出力略子
- 13 原三の電界効果トランジスタ
- 14 第四の電界効果トランジスタ
- 15 第一のハイブリッド回路の第二の入出力機子
- 16 原四のインダクタ
- 17 第二のハイブリッド回路の第二の入出力協子
- 18 第五の電界効果トランジスタ
- 19 第六の電界効果トランジスタ
- 20 第二のハイブリッド回路の第三の入出力場子
- 21 終端抵抗
- 22 第一のハイブリッド回路の第三の入出力場子
- 23 第二のハイブリッド登路の第四の入出力端子
- 24 第一のハイブリッド倒路の第四の入出力場子

## 【図5】



- 30 新七の電界効果トランジスタ
- 31 第八の電界効果トランジスタ
- 32 第五のインダクタ
- 33 第六のインダクタ
- 34 年七のインダクタ
- 35 毎八のインダクタ



25 送信機


26 高出力増福等

27 アンテナ

28 低雜音增幅器

29 受律機

## 【図6】




- 36 無九の電券効果トランジスタ
- 37 新十の電界効果トランジスタ
- 38 第十一の電界効果トランジスタ
- 39 第十二の世界効果トランジスタ
- 40 第十三の電界効果トランジスタ
- 41 第十四の電界効果トランジスタ
- 42 第十五の電界効果トランジスタ
- 43 第十六の電界効果トランジスタ
- 44 第九のインダクタ
- 45 第十のインダクタ
- 46 第十一のインダクタ
- 47 第十二のインダクタ
- 48 第十三のインダクタ
- 49 男十四のインダクタ

2 3 6

[図7]

[図8]

【図9】



- 1 第一の入出力増子1
- 2 以一の官界効果トランジスタ
- 3 第二の電界効果トランジスタ
- 4 第二の入出力均子
- 5 第三の入出力均子
- 6 ローのインダクタ
- 7 京二のインダクタ

#### 【手続補正書】

【提出日】平成5年2月15日

【手続補正1】

【補正対象書類名】明細書

【補正対象項目名】0005

【補正方法】変更

#### 【補正内容】

【0005】次に、大電力レベルのマイクロ波が第一の 入出力端子1へ入射する場合を考える。このとき、一方 の電界効果トランジスタは低インピーダンス、他方の電 界効果トランジスタは高インピーダンスを呈するから、 高インピーダンスとなる電界効果トランジスタのドレイ ン・ソース電極間には大電圧が加わる。この結果、加わる電圧がゲートのプレークダウン電圧以上となった場合に、電界効果トランジスタが破損するという問題が生じる。例えば、各入出力端子の特性インピーダンスを50Q、Vbiasを-5V、入力電力を3Wとすると、ゲート・ソース電極間に加わる電圧は最大13.5Vとなる。この電圧以上のプレークダウン電圧は、ゲートペイアス電圧0V状態におけるドレイン・ソース電極間の抵抗R1を小さくし低損失なスイッチを得ようとする電界効果トランジスタにおいては、容易に実現できる値ではない。

## プロントページの続き

## (72)発明者 伊藤 康之

鎌倉市大船五丁目1番1号 三菱電機株式 会社電子システム研究所内

#### (72) 発明者 武田 文雄

鎌倉市大船五丁目1番1号 三菱電機株式 会社電子システム研究所内